ISSCC(IEEE International Solid-State Circuits
Conference)会议在2月20号举办,它是美国电气和电子工程师学会(IEEE)主办的国际电子电路研讨会,有IC领域的奥林匹克之称。在此次会议的一些文档中,透露了关于AMD
Bulldozer处理器频率等信息,会上将会更多细节技术进行全面展示,值得我们期待。会议包括四个部分进行,将会涉及Bulldozer处理器工艺、架构、L3缓存、以及针对移动设备的低功耗x86-64和图形处理器产品。
从文档的信息来看,Bulldozer处理器的集群双核模块,将会具备213M个晶体管,并且采用11层32nm high-k金属门SOI
CMOS工艺,工作电压将会被设计在0.8V-1.3V之间,新的微架构将会比上一代AMD
x86-64处理器提升性能和频率,同时降低核心面积和功耗。新的设计将会让Bulldozer处理器工作频率达到3.5GHz以上,核心面积也将只有30.9mm2(包括2MB
L2缓存)。
![](http://www.inpai.com.cn/doc/view.html?pic=http://img.inpai.com.cn/article/2010/11/23/fc541991-7d6c-4f55-aec9-ee95d071cab3.jpg)
同时文档中还透**ulldozer处理器配备的8MB
L3缓存将会采用32nm SOI工艺,并且具备column-Select
aliasing特性以达到减少漏电,提高使用率的目的,预计L3缓存的工作频率将为2.4GHz,工作电压为1.1V