按照换算 a13大概是2335分

没人说摸到顶吧，只是ipc提升到一定程度，越来越难，提升ipc的面积成本直接不如多堆核心划算，

用什么软件跑模型？我也想模拟一下

单核提升ipc的思路跟多核也差不太多，如果一个任务的指令级并行程度有上限，所谓ipc应该也是有上限的

现在intel正在开发ipc线性增长的架构，ipc可以无限提升下去，不存在极限，频率有极限倒是真的，不换材料要突破100G是比较困难的，不过以现在最高9G不到的水平看，担心频率上限还是有点杞人忧天的

之前某些观点也是skylake架构差不多到ipc极限，结果现在呢?

这只是Spec2000测试的极限 而不是架构IPC的极限

ipc极限？远着呢！这应该叫spec2000的极限

都说的些什么啊，spec2000有啥极限不极限的

还早着呢吧，得再来几代牙膏

扯堆规模的，你们能想到架构师想不到？多几个ALU就提升IPC那提升IPC不是手到擒来？ALU才多大啊，一个CPU里所有后端单元加起来也就大约15%左右的面积而已。CPU核心的硬件资源早就过剩了，要不Zen2跑R15那夸张的56%的超线程提升是哪来的？要知道超线程除了有自己的通用寄存器，其他资源全部是共享的。共享ROB，共享保留站，共享后端，共享L1，L2。
理论是理论，理论跑仿真和实际不是一回事。FPGA能跑啥频率啊，几百MHz撑死了，实际在GHz级的系统上，内存延迟是很大的问题，并且无法解决。这就是内存墙，SPEC里的mcf就是这种，大把强制缓存缺失。对内存延迟敏感。翻到最近雷诺瓦和Matisse的对比SPEC2006测试就知道了。
另外，时序也是很重要的课题。为了提升性能，把逻辑做得很复杂，然后这一级流水线的传播延时直接超过预计，就算做出超高IPC的架构，只能跑几百MHz，有什么意义？我记得jim的采访说过，现在CPU分析指令相关性挖掘IPC，都是生成一张动态变化的图，节点是指令，边是依赖，从不同的子图里取指令做并行。光是这个逻辑，想想就头大。指令窗口越大，能看到的并行性越多。但这又不是线性增长的。
最后，堆规模也要功耗啊，哪怕IPC真的无上限，规模怼上去功耗受得住？
一般来讲CPU IPC极限主要是内存墙和ILP墙。ILP的问题主要要靠代码和编译器，在有限的指令窗口安排更多的不相关指令。靠堆内部Cache这种方式太过奢侈。内存墙，这是存储器的物理性质决定的。绕不开这两堵墙，就别谈IPC没有上限，现在大佬都在讨论专用架构。通用架构还有潜力的话。你们自己去翻最近的论文，还有谁做？做出突破估计能上Nature封面

上面那些说ipc堆规模线性增加的如果跑那种每一步计算都需要上一步的结果的，你看看能不能增加ipc，这种状态就是ipc固定的，所以ipc的上限就是程序代码的并行度，如果哪天能写出可以全部并行的代码，那么ipc就随规模线性提升。

ipc只控制了频率这个变量，没控制面积，也没控制并行度，所以只要使劲堆面积，ipc就能嗖嗖嗖的往上涨