天大2023年春学期考试《数字电子技术基础》
需答案找v❤❤; open fudao
需答案找v❤❤; open fudao
题目如下：第一组：
一、（本 题25分）逻辑电路如图所示，试：（1）写出F的逻辑式并化简为最简与或表达式，功能。
（2）说出其逻辑
二、（本 题20分）某逻辑符号如图1所示，其输入波形如图2所示，（1）写出逻辑式：（2）画出输出F的波形。
三、（本 题25分）逻辑 状态表如下所示，其输入变量为A，B.C，输出为S，试（1）写出 S 的逻辑式，（2）说明其功能。
ABcS0000110111000111001111四、（本 题 30 分）逻辑电路如图所示，若各触发器的初始状态为"1"，已知C脉冲波形，试答：（1）试画出输出，及的波形，（2）说明它属何种类型计数器（计数器的类型是指几进制，同步还是异步，加法还是减法）。
第二组：计算题
一、（本题30分）
逻辑电路如图所示，试答：1、写出逻辑式并化简为最简与或表达式：2、画出化简后的逻辑电路图。
二、（本题10分）
某逻辑符号如图1所示，其输入波形如图2所示，（1）画出输出F的波形；（2）列出其状态表并写出逻辑式。
三、（本题20分）
已知全加器的状态表如下，试答：1、分析说明能否用全加器构成一个3位表决器（少数服从多数）：2、其功能是当输入量的多数为"1"时，输出为"1"，否则为"0"。对照下表说明，哪几个变量是输入（三位的表决意见），哪个变量是输出（表决结果）？
BA11010000101100001011100ا101110000四、逻辑电路图及A，B，K和C脉冲的波形如图所示，试回答以下问题：1、前、后级分别是什么逻辑电路？2、写出J端的逻辑式；3、设Q的初始状态为"0"，什么时刻（从t1~t5中选择）Q开始出现"1"态（高电平）；4、对应画出]和Q 的波形。（本题40分）
第三组：计算题
一、（本题20分）逻辑电路如图所示，写出逻辑式 并化简成最简与或表达式，画出逻辑电路图。
二、（本题25分）试用与非门设计一个三人表决组合逻辑电路（输入为A，B.C，输出为F），要求在A有一票否决权的前提下遵照少数服从多数原则，即满足：1.A-0时，F一定等于0，2.A.B.C中有2个以上等于1，则输出F-1试：（1）写出表决电路的真值表：（2）写出表决电路的逻辑表达式：（3）画出用与非门设计的逻辑电路图。
三、（本题30分）已知逻辑电路图及C 脉冲波形，试：（1）写出各触发器的驱动方程：（2）列出逻辑状态表；（3）画出输出，的波形（设，的初始状态均为“0"）。
四、（本题25分）由555集成定时器组成的电路如图1所示，已知电容C=10uF，电阻R=100KΩ，输入的波形如图2所示。试：
（1）说明由555集成定时器和R，C组成的是何种触发器（单稳态、双稳态、无稳态）；（2）求输出脉冲的宽度的值：（3）画出电容电压 和输出电压 的波形。
第四组：
一、（本题20分）逻辑电路如图所示，试答：（1）写出逻辑式，（2）列出真值表。
二、（本题20分）
化简下列逻辑式：三、（本 题30分）逻辑电路如图所示，各触发器的初始状态为"0"，已知C脉冲的波形。试：（1）写出各个触发器的驱动方程和输出F的逻辑表达式：（2）画出输出，和F的波形图，（3）如果C脉冲的频率为2000Hz，则输出F的频率是多少？
四、（本题30分〕
逻辑电路图及A，B，K和C脉冲的波形如图所示，试回答以下问题：1、前、后级分别是什么逻辑电路？2，写出端的逻辑式；3、设Q的初始状态为"0”，对应画出J和Q的波形。
第五组：计算题
一、（本题20分）
1、证明图示电路中的两个逻辑电路具有相同的逻辑功能：2、写出改用与非门实现该逻辑电路的表达式。
二、（本题20分）
已知逻辑电路如图（a）所示，触发器初始状态为0，其输入信号见图（b），
（1）写出输出Q端的逻辑表达试；（2）试写出输出Q端波形的特征。
三、（本题35分）
试用与非门设计一个组合逻辑电路，设有三个工作台A.B.C，要求：A工作，则C必须工作；B工作则C必须工作；C可单独工作。如不满足上述要求，则发出警报信号（A，B.C工作台工作及输出报警F均用1表示）。
（1）列出真值表
（2）写出输出报警F的逻辑表达式并化简为最简与或表达式；
（3）画出逻辑电路图。
四、（本题25分）
在图示时序逻辑电路中，已知各触发器初始状态皆为“0”。
（1）列出逻辑表；
（2）说明电路功能。
需答案找v❤❤; open fudao
需答案找v❤❤; open fudao
题目如下：第一组：
一、（本 题25分）逻辑电路如图所示，试：（1）写出F的逻辑式并化简为最简与或表达式，功能。
（2）说出其逻辑
二、（本 题20分）某逻辑符号如图1所示，其输入波形如图2所示，（1）写出逻辑式：（2）画出输出F的波形。
三、（本 题25分）逻辑 状态表如下所示，其输入变量为A，B.C，输出为S，试（1）写出 S 的逻辑式，（2）说明其功能。
ABcS0000110111000111001111四、（本 题 30 分）逻辑电路如图所示，若各触发器的初始状态为"1"，已知C脉冲波形，试答：（1）试画出输出，及的波形，（2）说明它属何种类型计数器（计数器的类型是指几进制，同步还是异步，加法还是减法）。
第二组：计算题
一、（本题30分）
逻辑电路如图所示，试答：1、写出逻辑式并化简为最简与或表达式：2、画出化简后的逻辑电路图。
二、（本题10分）
某逻辑符号如图1所示，其输入波形如图2所示，（1）画出输出F的波形；（2）列出其状态表并写出逻辑式。
三、（本题20分）
已知全加器的状态表如下，试答：1、分析说明能否用全加器构成一个3位表决器（少数服从多数）：2、其功能是当输入量的多数为"1"时，输出为"1"，否则为"0"。对照下表说明，哪几个变量是输入（三位的表决意见），哪个变量是输出（表决结果）？
BA11010000101100001011100ا101110000四、逻辑电路图及A，B，K和C脉冲的波形如图所示，试回答以下问题：1、前、后级分别是什么逻辑电路？2、写出J端的逻辑式；3、设Q的初始状态为"0"，什么时刻（从t1~t5中选择）Q开始出现"1"态（高电平）；4、对应画出]和Q 的波形。（本题40分）
第三组：计算题
一、（本题20分）逻辑电路如图所示，写出逻辑式 并化简成最简与或表达式，画出逻辑电路图。
二、（本题25分）试用与非门设计一个三人表决组合逻辑电路（输入为A，B.C，输出为F），要求在A有一票否决权的前提下遵照少数服从多数原则，即满足：1.A-0时，F一定等于0，2.A.B.C中有2个以上等于1，则输出F-1试：（1）写出表决电路的真值表：（2）写出表决电路的逻辑表达式：（3）画出用与非门设计的逻辑电路图。
三、（本题30分）已知逻辑电路图及C 脉冲波形，试：（1）写出各触发器的驱动方程：（2）列出逻辑状态表；（3）画出输出，的波形（设，的初始状态均为“0"）。
四、（本题25分）由555集成定时器组成的电路如图1所示，已知电容C=10uF，电阻R=100KΩ，输入的波形如图2所示。试：
（1）说明由555集成定时器和R，C组成的是何种触发器（单稳态、双稳态、无稳态）；（2）求输出脉冲的宽度的值：（3）画出电容电压 和输出电压 的波形。
第四组：
一、（本题20分）逻辑电路如图所示，试答：（1）写出逻辑式，（2）列出真值表。
二、（本题20分）
化简下列逻辑式：三、（本 题30分）逻辑电路如图所示，各触发器的初始状态为"0"，已知C脉冲的波形。试：（1）写出各个触发器的驱动方程和输出F的逻辑表达式：（2）画出输出，和F的波形图，（3）如果C脉冲的频率为2000Hz，则输出F的频率是多少？
四、（本题30分〕
逻辑电路图及A，B，K和C脉冲的波形如图所示，试回答以下问题：1、前、后级分别是什么逻辑电路？2，写出端的逻辑式；3、设Q的初始状态为"0”，对应画出J和Q的波形。
第五组：计算题
一、（本题20分）
1、证明图示电路中的两个逻辑电路具有相同的逻辑功能：2、写出改用与非门实现该逻辑电路的表达式。
二、（本题20分）
已知逻辑电路如图（a）所示，触发器初始状态为0，其输入信号见图（b），
（1）写出输出Q端的逻辑表达试；（2）试写出输出Q端波形的特征。
三、（本题35分）
试用与非门设计一个组合逻辑电路，设有三个工作台A.B.C，要求：A工作，则C必须工作；B工作则C必须工作；C可单独工作。如不满足上述要求，则发出警报信号（A，B.C工作台工作及输出报警F均用1表示）。
（1）列出真值表
（2）写出输出报警F的逻辑表达式并化简为最简与或表达式；
（3）画出逻辑电路图。
四、（本题25分）
在图示时序逻辑电路中，已知各触发器初始状态皆为“0”。
（1）列出逻辑表；
（2）说明电路功能。
