都表示上升沿应该没有太大的区别吧，其实我也是初学者，也是不太清楚的，老师也没有特别说明这两者区别。。。

一样的

一个是判定上升沿，第二个是判定的高电平。一般情况下是通用的

大多数情况下没有区别 ,只是前者是更为严格的上升沿检测方式,因为clk的数据类型是std_logic，而这种数据类型有9种取值，clock‘event and clock='1'不能保证clk从0到1跳变有可能是Z到1跳变。而rising_edge(clock)规定clk从0到1跳变。