红石数字电路建造进度
[minecratpe]bin一bcd转码测试记录
12000(HEx)->73728(Dec)
17bit bin输入bcd输出
1 0010 0000 0000 0000->0111 0011 0111 0010 1000
满五加三(4个)中部未测试
其它局部未测试
电路信号强度上下(始至尾所需强度大于15)
需压缩电路,转码速度与位数成正比,属于(0.5s-4s)
非门0.ls延迟,可能有更多BUG




[minecratpe]bin一bcd转码测试记录
12000(HEx)->73728(Dec)
17bit bin输入bcd输出
1 0010 0000 0000 0000->0111 0011 0111 0010 1000
满五加三(4个)中部未测试
其它局部未测试
电路信号强度上下(始至尾所需强度大于15)
需压缩电路,转码速度与位数成正比,属于(0.5s-4s)
非门0.ls延迟,可能有更多BUG



