vhdl吧 关注:4,588贴子:17,611
  • 0回复贴,共1

VHDL 串并转换

取消只看楼主收藏回复

求大神帮忙写一段VHDL的串并转换的代码:同步有24个时钟伴随着串行数据一共24位,但是我只取12位数据放进一个12的数组,等到数据到齐后,并行输出.我自己写的代码,发现总是实现不了求帮忙。
G5_radio:process(G5_strobe)
begin
if rising_edge(G5_strobe) then
G5cout<=G5cout+1;
G5_data_out(11)<=G5_data_in;
for i in 11 downto 1 loop
G5_data_out(i-1)<=G5_data_out(i);
end loop;
end if;
if G5cout=24 then
G5cout<=0;
end if;
if G5cout=12 then
G5_out<=G5_data_out;(G5_data_out是中间变量,最终输出时G5_out)
end if;
end process G5_radio;


IP属地:浙江1楼2013-05-06 15:29回复