讲了这么久，组合电路终于可以告一段落。

好了，接下来我们进入时序电路的世界。

触发器
时序逻辑电路的构成是组合逻辑电路+储存元件，也就是说组合电路是时序电路的基础。
储存元件的基本单位是触发器，常用的触发器有：RS触发器(Reset-Set flip-flop)、JK触发器(Jump-Key flip-flop)、D触发器(Data/Delay flip-flop)、T触发器(Toggle flip-flop)等。
接下来我们详细地介绍一下功能各异的它们。

基本RS触发器
最最基本的触发器是基本RS触发器。基本RS触发器有两个输入端R和S，R表示复位(即置0)，S表示置位(即置1)，它有两个输出端，但我们主要看Q，~Q只是Q的取反，习惯上也作为一个输出。RS触发器有一个限制，就是R、S不能都输入1，否则会出错。当R为1时，Q输出0；当S为1时，Q输出1；当S和R都为0时，Q保持不变，这就是它的记忆功能。
第二张图展示了用或非门构成的RS触发器。
第三、四张则是简化的电路(用中继器和分叉导线代替或门)

*RS触发器的卡诺图和状态转换图
卡诺图是讲过的，其中的×表示不存在，这时画框框就可以包含也可以不包含，对结果无影响。
特征方程就是描述它的功能，Qn+1表示本次输出，Qn表示上次输出。约束方程跟函数定义域一样，限制RS的取值。
状态转换图则一目了然。左右两个大圆圈表示输出Q的值，箭头表示输出Q的变化，箭头上方的条件就决定了是否执行这个变化。

基本RS触发器的符号
第二张图是gif不知道能不能看

同步RS触发器
我们新加一条线以控制触发器对输入是否作出响应。这条控制线叫CP(clock palse时钟脉冲)，当CP为1时，R、S输入端可以控制触发器；当CP为0时，触发器被锁定，不受输入的影响。这样的触发器叫同步触发器。
如下图所示，用与门就可以很轻松办到。

主从RS触发器
同步RS触发器有个问题，就是当CP为0时可以使输入无效，然而当CP为1时，输入一直都有效，这种情况叫空翻。为了排除空翻，我们使用串联的两个同步RS触发器。接受输入的触发器叫主触发器，进行输出的叫从触发器。主触发器和从触发器的CP始终不同。
工作原理是：当CP保持时，主从触发器中总有一个锁定，不受控制；当CP由0变成1时，从触发器打开，主触发器锁定，但是主触发器已经接受了输入，所以输入有效；当CP从1变成0时，从触发器关闭，主触发器打开，输入依然无效。
CP的变化叫边沿，由0变1叫上升沿，由1变0叫下降沿。所以，这个触发器只对上升沿有效。
第二张图的电路符号里面的三角形输入端表示CP，以后的触发器都是这样。

JK触发器的符号

*JK触发器的卡诺图和状态转换图
JK触发器已经没有了约束，所以卡诺图里面没有×号。状态转换图和RS的差不多，也只差在约束上。

本js提供独立的JK触发器方块，其输入端如下所示。
其中的R、S输入是强制置位复位端，不受CP控制(强制端没放开关)。

JK触发器是功能最广泛的触发器，它可以改造成很多种其它的触发器。接下来介绍D、T触发器。

D触发器
如图所示改装JK触发器。
其功能是，D输入什么，CP上升沿后Q就输出什么。

*D触发器的卡诺图和状态转换图

T触发器
如图所示改装JK触发器。
其功能是，T为1时，CP每次上升沿，Q就取反；T为0时触发器锁定。
因此T触发器又叫翻转器。