The die has two CCXs (Core Complexes — core clusters on the same die), much like we saw in older AMD Zen 2 chips. Both core types have their own private L1 and L2 caches, but the 24MB of L3 cache is split into a 16MB slice for the standard cores and an 8MB slice for the Zen 5c compact cores.
These two L3 caches have to communicate with each other over the data fabric, much like the CCX-to-CCX cache coherency mechanism found with AMD’s older Zen 2 architecture. This introduces higher latency for cache-to-cache transfers

翻译：
该芯片有两个 CCX（核心复合体 - 同一芯片上的核心集群），就像我们在较旧的 AMD Zen 2 芯片中看到的那样。两种核心类型都有自己的私有 L1 和 L2 缓存，但 24MB 的 L3 缓存被分为标准核心的 16MB 片和 Zen 5c 紧凑型核心的 8MB 片。
这两个 L3 缓存必须通过data fabric通信（应该就是IF总线），很像 AMD 较旧的 Zen 2 架构中的 CCX 到 CCX 缓存一致性机制。这会给缓存到缓存的传输带来更高的延迟。

硅仙人给了amd ccx无限堆核技术，amd却浪费这么好的技术堆小核，4P6E十核要用2个CCX，需要跨CCX通信，真不如直接给8核单CCX。